мать KSWAA LA-4982P REV 1.0 был пробит полевик +19в по питанию оперативки DDR3. заменил питание восстановилось 1,5В. щас включается инициализации нет. подпаял POST карту Выдает 00. остальные питания померял все нормально. батарейка биоса в порядке +3В. запускаю с АКБ

Я так и не понял где КЗ? Модуль старый в КЗ после 19V? Если память прошибло то и вполне могло шибануть по шине.

там стоят 2 полевика. один на минусе другой на + вот который на + его пробило

Называется верхний ключ... Модуль то подкидывал другой? Емкость после дросселя тоже посмотри.

и что это мне даст? питание то в норме поднимается до 1,5в

При пробое верхнего ключа на модуль пошло питание 19V Поэтому модулю скорей всего кирдык.

Если ПОСТ висит по нолям то дело уже не а памяти. Видимо 19В шибануло в северный мост. Желательно осциллографом просмотреть что идёт по

шибануть могло только через память. но память то живая на другом ноуте работает

как правило питание памяти заходит и на север
память могла выжить а север нет ......
PS - непонятно , вы совет просите или поспорить хотите

понять хочу

Аналогичный случай: ноут Toshiba L500-1Q6, мать KSWAA LA-4982P rev:1.0, но случай еще интереснее, в БП шарахнула молния,(ноут лежал с сентября), выгорел гитанакс на плате БП, затем через угли в ноут попала фаза, но на удивление совсем не умер, батарейке кирдык(пока толком не смотрел, диагноз предварительный), включается, не постится, греется видео. Схему нашел на http://zremcom.ru/scheme/scheme-toshiba , но она не подходит, в моем зарядка собрана на ISL6251. Возможно у кого-то есть кусок схемы, поделитесь плиз, свою выложить не дает, ругается на ПДФ. Нужно 2 фрагмента, общую, где расписано напряжение по блокам, и входной каскад, где формируется +Vbat. Всем спасибо!

Все доброго времени суток! После допраскопок стало ясно, что неисправен контроллер питания +3,3В на проц. (греется дурью, U=0,2V) КЗ в процессоре нет (R=~14 Ом) На нем написано буквально следующее: STH DLS L(1?)OL(1?)T AL 9(q?)2 990 GS VJ.(где вопросик-там непонятен символ, в скобках стоит альтернативное прочтение) Гугл ничего не дал, надежда осталась на форумы. Фото в прицепе-называется "Фото-низ".

Возможно кто-то, кто сталкивался с данной мамкой, выберет пару минут для ответа.

С таким качеством фото ответа можно ждать вечно.
А не клокер ли это?

VOT STO ETO
element U7 na scheme:
STHDLS
101T
A192
9901H VJ
MYS 936

The STHDLS101T is a high-speed high-definition multimedia interface (HDMI) level shifter that converts low-swing AC coupled differential input to HDMI 1.3 compliant open-drain current steering RX-terminated differential output.

Through the existing PCI-E pins in the graphics and memory controller hub (GMCH) of PCs or notebook motherboards, the pixel clock provides the required bandwidth (1.65 Gbps, 2.25 Gbps) for the video supporting 720p, 1080i, 1080p with a total of 36-bit resolution. The HDMI is multiplexed onto the PCIe pins in the motherboard where the AC coupled HDMI at 1.2 V is output by GMCH.

The AC coupled HDMI is then level shifter by this device to 3.3 V DC coupled HDMI output.

The STHDLS101T supports up to 2.7 Gbps, which is enough for 12-bits of color depth per channel, as indicated in HDMI rev 1.3. The device operates from a single 3.3 V supply and is available in a 48-pin QFN package.

!	Ciber SLasH писал(а):