Добрый день форумчане. Плата проходит инициализацию, и выводит картинку на VGA на встроенной графике проца, на матрицу только подсветка, но эту проблему опишу в отдельной ветке. Схемы на данную плату нет, частично использую схему от платы ms-17591, но какраз в области PEX_VDD и FBVDDQ есть отличия. За формирование данных напряжений здесь отвечает логический элемент U13 C32K. Микросхема на вход которой должны приходить два положительных сигнала A и B, и тогда она выдаст сигнал Y на затвор сдвоенного транзистора PQ21, со стока которого в свою очередь пойдет сигнал на затвор PQ19 и тот выдаст FBVDDQ. Так вот на этом логическом элементе сигналы A и B остуствуют. Сигнал B я вызвонил, он идет с мульта 19-я нога, а вот сигнал A звонится только на затвор сдвоенного транзистора PQ12, который находится в цепи PEX_VDD.
В связи с этим два вопроса.....почему мульт не поднимает сигнал на 19-ой ноге возможно какихто условий нет или сам мульт неисправен? И откуда приходит сигнал на ножку A и затвор PQ12, я не могу его вызвонить....если звоню на землю то показывает бесконечность....как будто обрыв в линии и сигнал никуда не идет. Может кто-то имеет кусочек схемы, или знает куда идет данный сигнал?
P.S Дампы всех 4-ох микросхем сверял с такой же платой, все совпадает.

Начните с +3V3_AON Qxx A4xx(A42V) AO3404.

Вообщем разобрался я с этими сигналами. +3V3_AON присутсвует. На ножку A логического элемента должен приходить павергуд с шима дискретной графики NVVDD_PWRGD, Так как напряжение дискретной графики есть на дросселях 0.9 вольт....то и шим павергуд отдавал, Просто сигнал у меня физически не доходил. этот же сигнал идет и на затвор сдвоенного транзистора pq12. На ножку B приходит сигнал с 19-ой ноги мульта FB_CLAMP он низкий.
Также проследил что в мульт на 16-ю ногу приходит FB_CLAMP_REQ#, идет со сдвоенного мосфета q10, а на мосфет приходит в виде FB_CLAMP_REQ#_N с самого графического чипа, уровень сигнала там всегда высокий 3.3 вольта.
Что это за сигнал, за что он отвечает, и не должен ли он упасть в ноль чтобы FB_CLAMP стал 3.3в? Так как логическому элементу достаточно и одного высокого сигнала на любом из выводов A и В чтобы выдать Y высокий, то поэтому и PEX_VDD и FBVDDQ поднимаются, но всеже хотелось бы узнать почему FB_CLAMP низкий уровень, и что это за сигнал