Всем добра.

Имеется GL753VD REV:2.0 в составе

CPU SR32S (Intel Core i5-7300HQ)
Хаб SR30W GL82HM175
GPU N17P-G0-A1
Мульт IT8176

Суть проблемы в следующем. После сброса cmos при подключении питания имеем автостарт, потребление ок. 230 мА и так висит.
При замере напряжений на плате выясняется, что их есть примерно половина, если использовать вульгарную латынь. То есть присутствуют основные 3.3 и 5 вольт, питание памяти 1.2B, питание хаба 1В, но питания процессора CPUCORE, GFXCORE, питание дискретного видео и его памяти не поднимаются.

Шим проца ISL95829A, VR_EN есть, на VR_SVID_DATA и VR_SVID_CLK никакого движения осциллографом с полосой 35 МГц я не вижу.

В результате изучения схем у меня сложилось впечатление, что для того, чтобы проц передал svid шиму, нужны как минимум, следующие напряжения:

VCCSA - 1.05V
VCCIO - 0.95V
VDDQ - 1.2V
VCCST - 1.0V

Все они есть. Почему тогда нет ответа проца своему шиму? Я его просто не вижу своим осциллографом, или проц мертвый и молчит?
Биос шил, начальная вычитка при включении есть.

Для "жизни" на SVID ещё необходимо наличие:
- повергудов VCCST_PWRGD и PROCPWRGD
- клока BCLKP / BCLKN

swansic, очень полезная информация. А по какой схеме ориентируетесь?
---------- Добавлено спустя 1 час 27 секунд: ----------
Полистал схемы, пришел к выводу, что эти сигналы, не имея boardview, проверить вряд ли удастся. BCLKP / BCLKN формирует хаб, VCCST_PWRGD в разных схемах формируется по-разному. Неужели в данном случае только чипомахательство выход?

2N3904, у асуса обычно есть тестовые площадки рядом с процессором для этих сигналов. Борд можно любой взять где есть процессор из этой серии для ориентира, GL553VD например.

AVN, спасибо за информацию.
Из борды стало ясно, что BCLKP / BCLKN растут из G2 и H2 хаба, и Асус на бордвью их обозначает как CK 100M 85OHM BCK и CK 100M 85OHM BCK#.
CK 100М в обозначении сигнала намекает на частоту в 100 МГц? И что, частота клока для svid тоже 100 МГц? Тогда, даже если svid и передается, я его не увижу.

Почитал даташит на процессор, из которого явствует, что BCLKP/BCLKN это 100 MHz Differential bus clock input to the processor, так что не увижу.
Теперь осталось выяснить, как VIDSOUT, VIDSCK и VIDALERT# организованы.

В сети лежит чрезвычайно любопытный документ, именуемый VR12/IMVP7 PWM Specification.
В нем есть глава VCLK Timing Parameters, в которой указано, что для VCLK Frequency (Intel processor POR, different segments will use different Vclk freqeuncy) типичное значение составляет 25 МГц.
Документ относится, в частности, к мобильным процессорам Sandy Bridge и Ivy Bridge, но представляется сомнительным, что для Kaby Lake-H что-то кардинальным образом изменилось.

2N3904, а что с VIDALERT#, в каком он состоянии? Если я правильно понимаю, то смысл в том что прежде чем начать обмен по SVID с процессором шим должен сбросить VIDALERT#. По BCLKP/BCLKN думаю если не будет генерации, то хаб не поднимет CPUPWRGD, возможно я не прав (не на чем проверить сейчас).

AVN, чуть позже проверю.
---------- Добавлено спустя 1 час 17 минут 37 секунд: ----------
В общем, при включении SVID_ALERT# кратковременно поднимается и падает в 0. Судя по этой табличке, шим в это время ждет определенный пакет SVID от процессора. Если не поднимается, то данных не получил, правильно я понимаю?

Мульт в нем IT8587E, выше фигню написал.
Что касается сути вопроса, то на NB1 уже кучу инфы по теме нагенерировали:
https://ascnb1.ru/forma1/viewtopic.php?f=33&t=127481

Так и не победил этот аппарат.